3D IC 的概念和发展

来源:内容整理自「SiP 系统级封装技术」,作者:李扬,谢谢。

从 SiP 系统级封装的传统意义上来讲,凡是有芯片堆叠的都可以称之为 3D,因为在 Z 轴上有了功能和信号的延伸,无论此堆叠是位于 IC 内部还是 IC 外部。
但是目前,随着技术的发展,3D IC 却有了其更新、更独特的含义。

基于芯片堆叠式的 3D 技术

3D IC 的初期型态,目前仍广泛应用于 SiP 领域,是将功能相同的裸芯片从下至上堆在一起,形成 3D 堆叠,再由两侧的键合线连接,最后以系统级封装(System-in-Package,SiP)的外观呈现。堆叠的方式可为金字塔形、悬臂形、并排堆叠等多种方式,参看下图。3D IC 的概念和发展另一种常见的方式是将一颗倒装焊(flip-chip)裸芯片安装在 SiP 基板上,另外一颗裸芯片以键合的方式安装在其上方,如下图所示,这种 3D 解决方案在手机中比较常用。

3D IC 的概念和发展

基于无源 TSV 的 3D 技术

在 SiP 基板与裸芯片之间放置一个中介层(interposer)硅基板,中介层具备硅通孔(TSV),通过 TSV 连结硅基板上方与下方表面的金属层。有人将这种技术称为 2.5D,因为作为中介层的硅基板是无源被动元件,TSV 硅通孔并没有打在芯片本身上。如下图所示:
3D IC 的概念和发展

基于有源 TSV 的 3D 技术

在这种 3D 集成技术中,至少有一颗裸芯片与另一颗裸芯片叠放在一起,下方的那颗裸芯片是采用 TSV 技术,通过 TSV 让上方的裸芯片与下方裸芯片、SiP 基板通讯。如下图所示:
3D IC 的概念和发展
下图显示了无源 TSV 和有源 TSV 分别对应的 2.5D 和 3D 技术。3D IC 的概念和发展
以上的技术都是指在芯片工艺制作完成后,再进行堆叠形成 3D,其实并不能称为真正的 3D IC 技术。
这些手段基本都是在封装阶段进行,我们可以称之为 3D 集成、3D 封装或者 3D SiP 技术。

基于芯片制程的 3D 技术

3D IC 的概念和发展3D IC 的概念和发展3D IC 的概念和发展

3D IC 的概念和发展
目前,基于芯片制造的 3D 技术主要应用于 3D NAND FLASH 上。

东芝和三星在 3D NAND 上的开拓性工作带来了两大主要的 3D NAND 技术。
东芝开发了 Bit Cost Scalable (BiCS)的工艺。BiCS 工艺采用了一种先栅极方法(gate-first approach),这是通过交替沉积氧化物(SiO)层和多晶硅(pSi)层实现的。然后在这个层堆叠中形成一个通道孔,并填充氧化物-氮化物-氧化物(ONO)和 pSi。然后沉积光刻胶,通过一个连续的蚀刻流程,光刻胶修整并蚀刻出一个阶梯,形成互连。最后再蚀刻出一个槽并填充氧化物。如下图所示。
3D IC 的概念和发展
三星则开发了 Terabit Cell Array Transistor (TCAT)工艺。TCAT 是一种后栅极方法( gate-last approach),其沉积的是交替的氧化物和氮化物层。然后形成一个穿过这些层的通道并填充 ONO 和 pSi。然后与 BiCS 工艺类似形成阶梯。最后,蚀刻一个穿过这些层的槽并去除其中的氮化物,然后沉积氧化铝(AlO)、氮化钛(TiN)和钨(W)又对其进行回蚀(etch back),最后用坞填充这个槽。如下图所示。
3D IC 的概念和发展
3D NAND 目前已经能做到 64 层甚至更高,其产量正在超越 2D NAND,而且随着层数的进一步扩展,3D NAND 还能继续将摩尔定律很好地延续。
目前应用在 IC 制造上的 3D 技术也仅限于 NAND FLASH,随着技术的发展,应该很快也会应用到其它的 IC 领域,那时候,真正的 3D IC 时代就到来了!

  • 免责声明:本文由作者原创。文章内容系作者个人观点,半导体行业观察转载仅为了传达一种不同的观点,不代表半导体行业观察对该观点赞同或支持,如果有任何异议,欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第 2222 期内容,欢迎关注。

推荐阅读

WiFi 6,好在哪里?

存储,江湖

TWS 蓝牙芯片的新变局

半导体行业观察

3D IC 的概念和发展

半导体第一垂直媒体

实时 专业 原创 深度

识别二维码,回复下方关键词,阅读更多

“芯”系疫情|AI|TWS|ARM|存储|CMOS|德州仪器|MEMS

回复投稿,看《如何成为“半导体行业观察”的一员 》

回复搜索,还能轻松找到其他你感兴趣的文章!

3D IC 的概念和发展

来源链接:mp.weixin.qq.com